

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-340213

(43)Date of publication of application : 24.12.1996

(51)Int.Cl.

H03B 5/18
H01L 29/93

(21)Application number : 07-168335

(71)Applicant : NEC CORP


(22)Date of filing : 09.06.1995

(72)Inventor : HOSOYA KENICHI

(54) MONOLITHIC VOLTAGE CONTROLLED OSCILLATOR**(57)Abstract:**

PURPOSE: To reduce the number of epitaxial layers and to reduce the increment of cost and the deterioration of uniformity of the characteristics of an wafer face by sharing a contact layer by a field-effect transistor(FET) and a Schottky diode.

CONSTITUTION: An FET 11 and a Schottky diode 12 are formed on the same semi-insulating GaAs substrate. The FET 11 is provided with an i-AlGaAs channel layer 2, an n-AlGaAs electron donating layer 3, an n+-GaAs contact layer 4, a gate electrode 5, a source electrode 6, and a drain electrode 7 and has HEMT structure composed of the layers 2, 3. On the other hand, the diode 12 is provided with an anode electrode 10 formed on the layer 4, a cathode electrode 9 formed on an n-GaAs Schottky diode activating layer 8. The layer 4 is shared by the FET 11 and the diode 12.

**LEGAL STATUS**

[Date of request for examination] 09.06.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2874596

[Date of registration] 14.01.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 8-340213

(43) 公開日 平成 8 年 (1996) 12 月 24 日

(51) Int. Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 3 B 5/18		8731-5 J	H 0 3 B 5/18	C
H 0 1 L 29/93			H 0 1 L 29/93	S

審査請求 有 請求項の数 4 F D (全 6 頁)

(21) 出願番号 特願平 7-168335

(22) 出願日 平成 7 年 (1995) 6 月 9 日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目 7 番 1 号

(72) 発明者 細谷 健一

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内


(74) 代理人 弁理士 加藤 朝道

(54) 【発明の名称】 モノリシック電圧制御発振器

(57) 【要約】

【目的】異なるエピタキシャル構造のショットキーダイオードと電界効果トランジスタを集積化したモノリシック電圧制御発振器において、エピタキシャル層の数を減少させ、コストの増大やウェーハ面内での特性の均一性の劣化を低減する。

【構成】電界効果トランジスタ 11 とショットキーダイオード 12 とでコンタクト層 4 を共有したことを特徴とするモノリシック電圧制御発振器。これにより、エピタキシャル層の数を減少させ、コストの増大やウェーハ面内での特性の均一性の劣化を低減することができる。



【特許請求の範囲】

【請求項1】半絶縁性基板上に配設され、活性層とコンタクト層とを含み、ゲート電極を前記活性層上に、ソース及びドレイン電極を前記コンタクト層上にそれぞれ備えた電界効果トランジスタと、

前記電界効果トランジスタが配設される前記半絶縁性基板と同一の半絶縁性基板上に配設され、ショットキーダイオード用コンタクト層とショットキーダイオード用活性層とを含み、アノード電極を前記ショットキーダイオード用コンタクト層上に、カソード電極を前記ショットキーダイオード用活性層上にそれぞれ備えたショットキーダイオードと、

所定の伝送線路及びキャパシタ等からなる受動素子と、を含み、

前記電界効果トランジスタと前記ショットキーダイオードとが前記コンタクト層を共有したことを特徴とするモノリシック型電圧制御発振器。

【請求項2】前記電界効果トランジスタの前記活性層が、前記半絶縁性基板上に順次形成されたチャネル層と電子供給層とを備え、前記電子供給層上に形成されたコンタクト層上に前記ソース及びドレイン電極を備えると共に、

前記ショットキーダイオードが、前記電界効果トランジスタの前記コンタクト層に相当する層の上に前記アノード電極を備え、前記コンタクト層に相当する層の上に形成された前記ショットキーダイオード用活性層の上に前記カソード電極を備えたことを特徴とする請求項1記載のモノリシック型電圧制御発振器。

【請求項3】半絶縁性基板上に配設された、活性層と、ソース及びドレイン電極がその上に形成されるコンタクト層と、を含む電界効果トランジスタと、前記半絶縁性基板上に配設された、活性層と、その上にカソード電極が形成されてなるコンタクト層と、を含むショットキーダイオードとが、共に、同一層に配置されたコンタクト層を有することを特徴とする半導体装置。

【請求項4】前記ショットキーダイオードのカソード電極と前記電界効果トランジスタの前記ゲート電極とを伝送線路を介して接続し、前記電界効果トランジスタの前記ドレイン電極と前記ゲート電極とを帰還伝送線路を介して接続すると共に前記ソース電極を接地し、前記ドレイン電極を所定の出力整合回路を介して出力端子に接続し、前記ゲート電極及びドレイン電極に所定のバイアス電圧を供給し、且つ前記カソード電極に制御電圧端子から制御電圧を供給してなることを特徴とする請求項1又は2記載のモノリシック型電圧制御発振器。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は半導体装置に関し、特にモノリシック型電圧制御発振器に関する。

【0002】

【従来の技術】モノリシック型電圧制御発振器 (voltage controlled oscillator: VCO) は、同一エピタキシャルウェーハ上に形成した電界効果トランジスタ、ショットキーダイオード、及び伝送線路やキャパシタ等の受動素子から構成される。

【0003】電界効果トランジスタは、発振素子として用いられ、ショットキーダイオードは周波数制御素子として用いられる。

【0004】発振素子には高利得、高出力であることが要求され、周波数制御素子には周波数変化の線形性や大きさが要求される。このため、電界効果トランジスタとショットキーダイオードには、それぞれ異なるエピタキシャル構造が必要とされる。

【0005】以下、図面を参照して従来のモノリシック電圧制御発振器の構造を説明する。

【0006】図3は、従来のモノリシック電圧制御発振器における電界効果トランジスタとショットキーダイオードを示す部分断面図である。

【0007】図3において、1は半絶縁性GaAs基板、2はi-GaAsチャネル層、3はn-AlGaAs電子供給層、4はn⁺-GaAsコンタクト層、5はゲート電極、6はソース電極、7はドレイン電極、8はn-GaAsショットキーダイオード活性層、9はカソード電極、10はアノード電極、11は電界効果トランジスタ、12はショットキーダイオード、20はショットキーダイオード用n⁺-GaAsコンタクト層である。

【0008】電界効果トランジスタ11の活性層は、i-GaAsチャネル層2とn-AlGaAs電子供給層3から構成され、HEMT (High Electron Mobility Transistor) 構造とされ、ゲート電極5はn-AlGaAs電子供給層3上に形成され、ソース及びドレイン電極6、7はn⁺-GaAsコンタクト層4上に形成されている。

【0009】一方、ショットキーダイオード12の活性層はn-GaAsショットキーダイオード活性層8から成り、カソード電極9は、n-GaAsショットキーダイオード活性層8上に形成され、アノード電極10はショットキーダイオード用n⁺-GaAsコンタクト層20上に形成されている。

【0010】HEMTはMESFET (Metal Semiconductor Field Effect Transistor) などに比べ高利得特性を有し、特に高周波数帯での発振素子として適しているが、容量変化が小さく周波数制御素子としては不適である。

【0011】このため、図3に示すように、電界効果トランジスタ11とショットキーダイオード12とを異なるエピタキシャル構造としている。

【0012】このようなモノリシック電圧制御発振器においては、電界効果トランジスタ11のn⁺-GaAsコンタクト層4の上にはn-GaAsショットキーダイオード活性層8を積層し、さらにn-GaAsショットキーダイオード活性

層 8 の上にショットキーダイオード用 n^+ -GaAs コンタクト層 20 を積層している。

【0013】

【発明が解決しようとする課題】異なるエピタキシャル構造のショットキーダイオードと電界効果トランジスタを集積化してなるモノリシック電圧制御発振器においては、従来、図 3 に示したように、電界効果トランジスタのコンタクト層の上にショットキーダイオードの活性層を積層し、さらにその上にショットキーダイオードのコンタクト層を積層していた。

【0014】このため、多くの層を有するエピタキシャルウェーハが必要となり、コストの増大やウェーハ面内での特性の均一性の劣化等の問題があった。

【0015】従って、本発明は、異なるエピタキシャル構造のショットキーダイオードと電界効果トランジスタを集積化したモノリシック電圧制御発振器において、エピタキシャル層の数を減少させ、コストの増大やウェーハ面内での特性の均一性の劣化を低減することを目的とする。

【0016】

【課題を解決するための手段】前記目的を達成するため、本発明は、半絶縁性基板上に配設され、活性層とコンタクト層とを含み、ゲート電極を前記活性層上に、ソース及びドレイン電極を前記コンタクト層上にそれぞれ備えた電界効果トランジスタと、前記電界効果トランジスタが配設される前記半絶縁性基板と同一の半絶縁性基板上に配設され、ショットキーダイオード用コンタクト層とショットキーダイオード用活性層とを含み、アノード電極を前記ショットキーダイオード用コンタクト層上に、カソード電極を前記ショットキーダイオード用活性層上にそれぞれ備えたショットキーダイオードと、所定の伝送線路及びキャパシタ等からなる受動素子と、を含み、前記電界効果トランジスタと前記ショットキーダイオードとが前記コンタクト層を共有したことを特徴とするモノリシック型電圧制御発振器を提供する。

【0017】本発明のモノリシック型電圧制御発振器においては、好ましくは、前記電界効果トランジスタの前記活性層が、前記半絶縁性基板上に順次形成されたチャネル層と電子供給層とを備え、前記電子供給層上に形成されたコンタクト層上に前記ソース及びドレイン電極を備え、前記ショットキーダイオードが、前記電界効果トランジスタの前記コンタクト層に相当する層の上に前記アノード電極を備え、前記コンタクト層に相当する層の上に形成された前記ショットキーダイオード用活性層の上に前記カソード電極を備えたことを特徴とする。

【0018】また、本発明は、半絶縁性基板上に配設された、活性層と、ソース及びドレイン電極がその上に形成されるコンタクト層と、を含む電界効果トランジスタと、前記半絶縁性基板上に配設された、活性層と、その

上にカソード電極が形成されてなるコンタクト層と、を含むショットキーダイオードとが、共に、同一層に配置されたコンタクト層を有することを特徴とする半導体装置を提供する。

【0019】さらに、本発明のモノリシック型電圧制御発振器においては、好ましくは、前記ショットキーダイオードのカソード電極と前記電界効果トランジスタの前記ゲート電極とを伝送線路を介して接続し、前記電界効果トランジスタの前記ドレイン電極と前記ゲート電極とを帰還伝送線路を介して接続すると共に前記ソース電極を接地し、前記ドレイン電極を所定の出力整合回路を介して出力端子に接続し、前記ゲート電極及びドレイン電極に所定のバイアス電圧を供給し、且つ前記カソード電極に制御電圧端子から制御電圧を供給してなることを特徴とする。

【0020】

【作用】本発明のモノリシック電圧制御発振器においては、電界効果トランジスタ部分とショットキーダイオード部分とがコンタクト層を共有することによりエピタキシャル層を一層削減することを可能としており、このためコストの増大やウェーハ面内での特性の均一性の劣化を低減できる。

【0021】

【実施例】以下、図面を参照して本発明の一実施例を説明する。

【0022】図 1 は、本発明の一実施例に係るモノリシック電圧制御発振器の構成を説明する断面図である。

【0023】図 1 を参照して、本実施例に係るモノリシック電圧制御発振器は、半絶縁性 GaAs 基板 1、 i -GaAs チャネル層 2、 n -AlGaAs 電子供給層 3、 n^+ -GaAs コンタクト層 4、ゲート電極 5、ソース電極 6、ドレイン電極 7、 n -GaAs ショットキーダイオード活性層 8、カソード電極 9、アノード電極 10 とから構成される。

【0024】電界効果トランジスタ 11 の活性層は、 i -GaAs チャネル層 2 と n -AlGaAs 電子供給層 3 から構成され、HEMT 構造となっている。

【0025】一方、ショットキーダイオード 12 の活性層は n -GaAs ショットキーダイオード活性層 8 から成る。

【0026】図 1 に示すように、電界効果トランジスタ 11 とショットキーダイオード 12 は n^+ -GaAs コンタクト層 4 を共有している。すなわち、ショットキーダイオード 12 は、アノード電極 10 を n^+ -GaAs コンタクト層 4 上に備え、カソード電極 9 を n^+ -GaAs コンタクト層 4 上に形成された n -GaAs ショットキーダイオード活性層 8 の上に備えている。すなわち、本実施例においては、図 3 に示す従来例と比較して、エピタキシャル層を一層減らしている。

【0027】図 2 は、本発明の一実施例に係るモノリシック電圧制御発振器の等価回路である。

【0028】図 2 を参照して、本実施例に係るモノリシ

ック電圧制御発振器の等価回路は、電界効果トランジスタ 11、ショットキーダイオード 12、伝送線路 13、オープンスタブ 14、MIM (Metal Insulator Metal) キャパシタ 15、帰還用伝送線路 16、 $\lambda/4$ 長伝送線路 17 から構成される。

【0029】図 2 に示すように、伝送線路 13'、オープンスタブ 14、MIM キャパシタ 15 とが出力整合回路 18 を構成する。また、MIM キャパシタ 15 と $\lambda/4$ 長伝送線路 17 とでバイアス回路 19、19'、19'' を構成している。

【0030】電界効果トランジスタ 11 のドレイン端子 (D) には出力整合回路 18 が接続され、ゲート端子 (G) には伝送線路 13 を介してショットキーダイオード 12 が接続されている。そしてドレイン端子とゲート端子は帰還用伝送線路 16 を介して接続されている。

【0031】また、ショットキーダイオード 12 のカソード端子、電界効果トランジスタ 11 のゲート端子及びドレイン端子にはそれぞれ第 1～第 3 のバイアス回路 19、19'、19'' が接続され、電界効果トランジスタ 11 のソース端子は接地されている。

【0032】図 2 に示す等価回路において、第 1 のバイアス回路 19 の端子 Vv を制御電圧信号入力端子として、ショットキーダイオード 12 の容量を可変させることにより (バラクタダイオードとして作用)、電界効果トランジスタ 11 のドレイン端子 (D) から出力される発振周波数を可変させ、出力整合回路 18 を介して出力端子 OUT から制御電圧に対応した周波数が出力される。なお、第 2、第 3 のバイアス回路 19、19' は電界効果トランジスタ 11 のゲート及びドレインに直流バイアスを加え動作点を定めるためのものである。

【0033】以上、本発明を上記実施例に即して説明したが、本発明は上記態様にのみ限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。

【0034】

【発明の効果】以上説明したように、本発明のモノリシック電圧制御発振器は、電界効果トランジスタとショットキーダイオードとでコンタクト層を共有したことによりエピタキシャル層を一層減少させることができ、このためコストの増大やウェーハ面内での特性の均一性の劣化を低減できるという効果を有する。

【図面の簡単な説明】

【図 1】本発明の一実施例のモノリシック電圧制御発振器の断面図である。


10 【図 2】図 1 の実施例のモノリシック電圧制御発振器の等価回路図である。

【図 3】従来のモノリシック電圧制御発振器の断面図である。


【符号の説明】

- 1 半絶縁性 GaAs 基板
- 2 i-GaAs チャンネル層
- 3 n-AlGaAs 電子供給層
- 4 n⁺-GaAs コンタクト層
- 5 ゲート電極
- 20 6 ソース電極
- 7 ドレイン電極
- 8 n-GaAs ショットキーダイオード活性層
- 9 カソード電極
- 10 アノード電極
- 11 電界効果トランジスタ
- 12 ショットキーダイオード
- 13、13' 伝送線路
- 14 オープンスタブ
- 15 MIM キャパシタ
- 30 16 帰還用伝送線路
- 17 $\lambda/4$ 長伝送線路
- 18 出力整合回路
- 19、19'、19'' バイアス回路
- 20 ショットキーダイオード用 n⁺-GaAs コンタクト層

【図1】



【図2】



【図3】

